Attorney's Docket No.: 15146-014001 / EL:MNA, FP/L-5-46US

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Noriyuki Suzuki
Serial No.: New Application

Art Unit : Unknown Examiner : Unknown

Filed:

: February 18, 2004

Title : METHO

: METHOD AND APPARATUS FOR CANCELING JITTER

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

TRANSMITTAL OF PRIORITY DOCUMENT UNDER 35 USC §119

Applicant hereby confirms his claim of priority under 35 USC §119 from the following application:

Japan Application No. 41273/2003 filed February 19, 2003

A certified copy of the application from which priority is claimed is submitted herewith. Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: February 18, 2004

William G. Hughes Jr

Customer No. 26171

Fish & Richardson P.C. 1425 K Street, N.W., 11th Floor Washington, DC 20005-3500 Telephone: (202) 783-5070

Facsimile: (202) 783-2331

40204355.doc

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 2月19日

出 願

特願2003-041273

Application Number: [ST. 10/C]:

[J P 2 0 0 3 - 0 4 1 2 7 3]

出 願 人 Applicant(s):

リーダー電子株式会社

2004年 1月26日

特許庁長官 Commissioner, Japan Patent Office

【書類名】

特許願

【整理番号】

030246

【提出日】

平成15年 2月19日

【あて先】

特許庁長官

【国際特許分類】

H03L

【発明者】

【住所又は居所】

神奈川県横浜市港北区綱島東2-6-33 リーダー電

子株式会社内

【氏名】

鈴木 則行

【特許出願人】

【識別番号】

000115603

【氏名又は名称】 リーダー電子株式会社

【代理人】

【識別番号】

100089705

【住所又は居所】

東京都千代田区大手町二丁目2番1号 新大手町ビル2

06区 ユアサハラ法律特許事務所

【弁理士】

【氏名又は名称】

社本 一夫

【電話番号】

03-3270-6641

【選任した代理人】

【識別番号】

100076691

【弁理士】

【氏名又は名称】 増井 忠弐

【選任した代理人】

【識別番号】

100075270

【弁理士】

【氏名又は名称】 小林 泰

【選任した代理人】

【識別番号】 100080137

【弁理士】

【氏名又は名称】 千葉 昭男

【選任した代理人】

【識別番号】 100096013

【弁理士】

【氏名又は名称】 富田 博行

【選任した代理人】

【識別番号】 100120112

【弁理士】

【氏名又は名称】 中西 基晴

【手数料の表示】

【予納台帳番号】 051806

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ジッタ・キャンセルの方法および装置

【特許請求の範囲】

【請求項1】

基準となる第1同期信号とこれとは異なる第2同期信号を用いての映像信号の 処理において、該映像信号の所定期間の単位における映像信号ジッタをキャンセ ルするジッタ・キャンセル方法であって、

前記第2同期信号を外部基準信号から発生する第2同期信号発生動作を実行するステップと、

前記第1同期信号と前記第2同期信号との間の時間差におけるジッタである時間差ジッタを検出する時間差ジッタ検出ステップと、

該時間差ジッタに応答して前記第2同期信号発生動作を制御することにより、 前記時間差ジッタを減少させる時間差ジッタ減少ステップと、 から成るジッタ・キャンセル方法。

【請求項2】

請求項1記載の方法において、前記第2同期信号発生動作は、

前記外部基準信号から原始同期信号を発生するステップと、

前記原始同期信号を選択した遅延選択量だけ遅延させて、遅延同期信号を発生する遅延ステップと、

前記遅延同期信号を前記映像信号とタイミング整合させて、前記第2同期信号 を発生するタイミング整合ステップと、

を含むこと、

を特徴とするジッタ・キャンセル方法。

【請求項3】

請求項2記載の方法において、前記遅延ステップは、

互いに異なった前記遅延選択量をもつ複数の遅延同期信号を発生するステップ と、

前記複数の遅延同期信号のうちから、前記選択した遅延選択量をもつ1つの遅 延同期信号を選択するステップと、 を含むこと、

を特徴とするジッタ・キャンセル方法。

【請求項4】

請求項2記載の方法において、前記タイミング整合ステップは、前記映像信号から得た基準クロックを使用すること、を特徴とするジッタ・キャンセル方法。

【請求項5】

請求項4記載の方法において、前記タイミング整合ステップは、

前記遅延第2同期信号を前記基準クロックに基づきサンプリングしてサンプル 同期信号を発生するステップと、

該サンプル同期信号に基づき、前記映像信号にタイミング整合した前記第2同期信号を発生するステップと、

を含むこと、

を特徴とするジッタ・キャンセル方法。

【請求項6】

請求項2記載の方法において、前記時間差ジッタを検出するステップは、

前記第1同期信号に対する前記第2同期信号の位相差を、前記所定期間毎に検 出するステップと、

隣接する2つの前記所定期間における前記位相差が、一致するか否か判定し、 不一致の場合にこれを表す不一致信号を発生するステップと、

前記不一致信号の数をカウントして、このカウント結果に応じて前記遅延選択 量を指定する遅延選択信号を発生するステップと、

を含むこと、

を特徴とするジッタ・キャンセル方法。

【請求項7】

請求項6記載の方法において、前記時間差ジッタ減少ステップは、前記遅延選択信号に応答して、前記遅延選択量を増減させること、を特徴とするジッタ・キャンセル方法。

【請求項8】

請求項7記載の方法において、前記遅延選択量の増減は、1回当たり、所定の

単位遅延で行うこと、を特徴とするジッタ・キャンセル方法。

【請求項9】

請求項7記載の方法において、前記遅延選択量は、最初はゼロに等しく設定すること、を特徴とするジッタ・キャンセル方法。

【請求項10】

請求項1から9のいずれかに記載の方法において、

前記第1同期信号は、前記の処理する映像信号から発生する内部同期信号であり、

前記第2同期信号は、前記外部同期信号から発生する外部同期信号であること

を特徴とするジッタ・キャンセル方法。

【請求項11】

請求項1から9のいずれかに記載の方法において、前記同期信号は、トリガ信号を構成すること、を特徴とするジッタ・キャンセル方法。

【請求項12】

基準となる第1同期信号とこれとは異なる第2同期信号を用いての映像信号の 処理において、該映像信号の所定期間の単位における映像信号ジッタをキャンセ ルするジッタ・キャンセル装置であって、

外部基準信号を受けて原始第2同期信号を発生する同期信号発生手段と、

前記第1同期信号と前記第2同期信号とを受けるように接続しており、これら 第1および第2の同期信号の間の時間差におけるジッタを検出して、該時間差ジッタを表す時間差ジッタ信号を発生する時間差ジッタ検出手段と、

前記原始第2同期信号と前記時間差ジッタ信号とを受けるように接続しており、前記時間差ジッタ信号に応答して選択した遅延選択量だけ前記原始第2同期信号を遅延させることにより遅延第2同期信号を発生する遅延手段と、

前記遅延第2同期信号から、前記映像信号にタイミング整合させた前記第2同期信号を発生するタイミング整合手段と、

から成るジッタ・キャンセル装置。

【請求項13】

請求項12記載の装置において、前記遅延手段は、

互いに異なった前記遅延選択量をもつ複数の遅延同期信号を発生する遅延信号 発生手段と、

前記複数の遅延同期信号を受けるように接続しており、これら複数の遅延同期 信号のうちから、前記選択した遅延選択量をもつ1つの遅延同期信号を選択する 選択手段と、

を含むこと、

を特徴とするジッタ・キャンセル装置。

【請求項14】

請求項13記載の装置において、前記複数の遅延同期信号は、順番に所定の単位遅延量だけ異なること、を特徴とするジッタ・キャンセル装置。

【請求項15】

請求項13記載の装置において、前記遅延手段は、ディレイラインを含むこと、を特徴とするジッタ・キャンセル装置。

【請求項16】

請求項12記載の装置において、前記タイミング整合手段は、前記映像信号から得た基準クロックを使用すること、を特徴とするジッタ・キャンセル装置。

【請求項17】

請求項16記載の装置において、前記タイミング整合手段は、

前記遅延第2同期信号を前記基準クロックに基づきサンプリングしてサンプル 同期信号を発生するサンプリング手段と、

該サンプル同期信号に基づき、前記映像信号にタイミング整合した前記第2同期信号を発生する手段と、

を含むこと、

を特徴とするジッタ・キャンセル装置。

【請求項18】

請求項16記載の装置において、前記原始第2同期信号を遅延させる前記遅延 選択量の最大値は、前記基準クロックの1周期未満であること、を特徴とするジッタ・キャンセル装置。

【請求項19】

請求項12記載の装置において、前記時間差ジッタ検出手段は、

前記第1同期信号に対する前記第2同期信号の位相差を、前記所定期間毎に検 出する位相差検出手段と、

隣接する2つの前記所定期間における前記位相差が、一致するか否か判定し、 不一致の場合にこれを表す不一致信号を発生する一致検出手段と、 を含むこと、

を特徴とするジッタ・キャンセル装置。

【請求項20】)

請求項19記載の装置において、前記時間差ジッタ検出手段は、さらに、

前記不一致信号の数をカウントして、このカウント結果に応じて前記遅延選択 量を指定する遅延選択信号を発生するジッタ減少手段を備え、

これにより前記遅延選択信号に応答して、前記遅延選択量を増減させること、を特徴とするジッタ・キャンセル装置。

【請求項21】

請求項20記載の装置において、前記遅延選択量の増減は、1回当たり、所定の単位遅延で行うこと、を特徴とするジッタ・キャンセル装置。

【請求項22】

請求項20記載の装置において、前記遅延選択量は、最初はゼロに等しく設定すること、を特徴とするジッタ・キャンセル装置。

【請求項23】

請求項12から22のいずれかに記載の装置において、

前記第1同期信号は、前記の処理する映像信号から発生する内部同期信号であり、

前記第2同期信号は、前記外部同期信号から発生する外部同期信号であること

を特徴とするジッタ・キャンセル装置。

【請求項24】

請求項12から22のいずれかに記載の装置において、前記所定期間は、フレ

ーム期間または水平期間であること、を特徴とするジッタ・キャンセル装置。

【請求項25】

請求項12から22のいずれかに記載の装置において、前記同期信号は、フレーム信号または水平同期信号であること、を特徴とするジッタ・キャンセル装置

【請求項26】

請求項12から22のいずれかに記載の装置において、前記外部基準信号は、 前記映像信号と同じまたは異なったタイプの映像信号であること、を特徴とする ジッタ・キャンセル装置。

【請求項27】

請求項12から22のいずれかに記載の装置において、前記映像信号の処理は、映像信号の波形表示を含むこと、を特徴とするジッタ・キャンセル装置。

【請求項28】

請求項12から27記載のジッタ・キャンセル装置を備えた映像信号処理装置

【請求項29】

請求項12記載の装置において、前記映像信号処理装置は、ウェーブフォーム・モニタであること、を特徴とする映像信号処理装置。

【発明の詳細な説明】

$[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明は、テレビジョン信号等の映像信号の処理の分野に関し、特に映像信号 におけるジッタのキャンセルの方法および装置に関するものである。

$[0\ 0\ 0\ 2\]$

【従来の技術】

従来、映像信号処理装置、例えばウェーブフォーム・モニタのような波形表示 装置においては、映像信号(またはテレビジョン信号)の入力を受けてその波形 表示を行う際、受けた映像信号入力から得る同期信号とは別の同期信号を外部か ら受けて使用する場合がある。例えば、テレビジョン・プログラムの制作をする スタジオ等では、スタジオ内で使用する多数の映像信号プログラムを互いに同期 させるため、1つの基準信号を用意し、そしてそれら多数の映像信号プログラム をその基準信号に同期させるようにしている。従来、そのような外部の基準信号 から、映像信号用の同期信号(またはトリガ信号)を生成する技術が知られてい る(例えば、特許文献 1 参照)。この技術によるトリガ生成回路では、トリガ信 号の生成のため、垂直同期信号に位相ロックするPLL回路、または垂直同期信 号で起動されるカウンタを用い、これによって、入力として受けた映像信号の映 像信号タイプ(インタレースまたはノンインタレースのSDTV(標準品位テレ ビジョン信号)またはHDTV(高品位テレビジョン信号))に関する水平走査 線周期で、トリガ信号を発生するように構成されている。

$[0\ 0\ 0\ 3]$

しかし、上記のようなトリガ生成回路を用いた波形表示装置においては、外部 から発生する外部トリガ信号と、映像信号入力から発生する内部的に発生する内 部トリガ信号との間で切り替えたときに、フレーム周期あるいは水平走査線周期 で映像信号にジッタが生ずることがあった。

[0004]

【特許文献1】

特開平11-215447号公報

[0005]

【発明が解決しようとする課題】

したがって、本発明の目的は、映像信号におけるジッタをキャンセルするため のジッタ・キャンセルの方法および装置を提供することである。

[0006]

本発明の別の目的は、このようなジッタ・キャンセル法を組み込んだ映像信号 処理装置を提供することである。

[0007]

【課題を解決するための手段】

上記の目的を達成するため、本発明による、基準となる第1同期信号とこれと は異なる第2同期信号を用いての映像信号の処理において、該映像信号の所定期 間の単位における映像信号ジッタをキャンセルするジッタ・キャンセル方法は、 前記第2同期信号を外部基準信号から発生する第2同期信号発生動作を実行する ステップと、前記第1同期信号と前記第2同期信号との間の時間差におけるジッ タである時間差ジッタを検出する時間差ジッタ検出ステップと、該時間差ジッタ に応答して前記第2同期信号発生動作を制御することにより、前記時間差ジッタ を減少させる時間差ジッタ減少ステップと、から成る。

[0008]

本発明によれば、前記第2同期信号発生動作は、前記外部基準信号から原始同期信号を発生するステップと、前記原始同期信号を選択した遅延選択量だけ遅延させて、遅延同期信号を発生する遅延ステップと、前記遅延同期信号を前記映像信号とタイミング整合させて、前記第2同期信号を発生するタイミング整合ステップと、を含むようにできる。また、前記遅延ステップは、互いに異なった前記遅延選択量をもつ複数の遅延同期信号を発生するステップと、前記複数の遅延同期信号のうちから、前記選択した遅延選択量をもつ1つの遅延同期信号を選択するステップと、を含むようにできる。

[0009]

さらに、前記タイミング整合ステップは、前記映像信号から得た基準クロックを使用するようにできる。この場合、前記タイミング整合ステップは、前記遅延第2同期信号を前記基準クロックに基づきサンプリングしてサンプル同期信号を発生するステップと、該サンプル同期信号に基づき、前記映像信号にタイミング整合した前記第2同期信号を発生するステップと、を含むようにできる。

$[0\ 0\ 1\ 0]$

また、本発明によれば、前記時間差ジッタを検出するステップは、前記第1同期信号に対する前記第2同期信号の位相差を、前記所定期間毎に検出するステップと、隣接する2つの前記所定期間における前記位相差が、一致するか否か判定し、不一致の場合にこれを表す不一致信号を発生するステップと、前記不一致信号の数をカウントして、このカウント結果に応じて前記遅延選択量を指定する遅延選択信号を発生するステップと、を含むようにできる。この場合、前記時間差ジッタ減少ステップは、前記遅延選択信号に応答して、前記遅延選択量を増減さ

せるようにできる。前記遅延選択量の増減は、1回当たり、所定の単位遅延で行 うようにすることができる。また、前記遅延選択量は、最初はゼロに等しく設定 することができる。

$[0\ 0\ 1\ 1]$

また、本発明によれば、前記第1同期信号は、前記の処理する映像信号から発 生する内部同期信号とし、前記第2同期信号は、前記外部同期信号から発生する 外部同期信号とすることができる。前記同期信号は、トリガ信号を構成するもの とすることができる。

$[0\ 0\ 1\ 2]$

また、本発明による、基準となる第1同期信号とこれとは異なる第2同期信号 を用いての映像信号の処理において、該映像信号の所定期間の単位における映像 信号ジッタをキャンセルするジッタ・キャンセル装置は、外部基準信号を受けて 原始第2同期信号を発生する同期信号発生手段と、前記第1同期信号と前記第2 同期信号とを受けるように接続しており、これら第1および第2の同期信号の間 の時間差におけるジッタを検出して、該時間差ジッタを表す時間差ジッタ信号を 発生する時間差ジッタ検出手段と、前記原始第2同期信号と前記時間差ジッタ信 号とを受けるように接続しており、前記時間差ジッタ信号に応答して選択した遅 延選択量だけ前記原始第2同期信号を遅延させることにより遅延第2同期信号を 発生する遅延手段と、前記遅延第2同期信号から、前記映像信号にタイミング整 合させた前記第2同期信号を発生するタイミング整合手段と、から成る。

$[0\ 0\ 1\ 3]$

本発明によれば、前記遅延手段は、互いに異なった前記遅延選択量をもつ複数 の遅延同期信号を発生する遅延信号発生手段と、前記複数の遅延同期信号を受け るように接続しており、これら複数の遅延同期信号のうちから、前記選択した遅 延選択量をもつ1つの遅延同期信号を選択する選択手段と、を含むようにできる 。前記複数の遅延同期信号は、順番に所定の単位遅延量だけ異なるようにできる 。前記遅延手段は、ディレイラインを含むようにできる。

[0014]

また、本発明によれば、前記タイミング整合手段は、前記映像信号から得た基

準クロックを使用することができる。前記タイミング整合手段は、前記遅延第2同期信号を前記基準クロックに基づきサンプリングしてサンプル同期信号を発生するサンプリング手段と、該サンプル同期信号に基づき、前記映像信号にタイミング整合した前記第2同期信号を発生する手段と、を含むようにできる。前記原始第2同期信号を遅延させる前記遅延選択量の最大値は、前記基準クロックの1周期未満とすることができる。

[0015]

さらに、本発明によれば、前記時間差ジッタ検出手段は、前記第1同期信号に対する前記第2同期信号の位相差を、前記所定期間毎に検出する位相差検出手段と、隣接する2つの前記所定期間における前記位相差が、一致するか否か判定し、不一致の場合にこれを表す不一致信号を発生する一致検出手段と、を含むようにできる。前記時間差ジッタ検出手段は、さらに、前記不一致信号の数をカウントして、このカウント結果に応じて前記遅延選択量を指定する遅延選択信号を発生するジッタ減少手段を備え、これにより前記遅延選択信号に応答して、前記遅延選択量を増減させることができる。前記遅延選択量の増減は、1回当たり、所定の単位遅延で行うことができる。前記遅延選択量は、最初はゼロに等しく設定することができる。

$[0\ 0\ 1\ 6]$

さらにまた、本発明によれば、前記第1同期信号は、前記の処理する映像信号から発生する内部同期信号とし、前記第2同期信号は、前記外部同期信号から発生する外部同期信号とすることができる。前記所定期間は、フレーム期間または水平期間とすることができる。前記同期信号は、フレーム信号または水平同期信号とすることができる。前記外部基準信号は、前記映像信号と同じまたは異なったタイプの映像信号とすることができる。前記映像信号の処理は、映像信号の波形表示を含むことができる。

$[0\ 0\ 1\ 7]$

また、本発明は、上記のジッタ・キャンセル装置を備えた映像信号処理装置を 提供する。本発明によれば、前記映像信号処理装置は、ウェーブフォーム・モニ タとすることができる。

[0018]

【発明の実施の形態】

以下、本発明のいくつかの実施形態について、図面を参照して詳細に説明する

[0019]

図 1 は、本発明の 1 実施形態のジッタ・キャンセル装置 A を示すブロック図で ある。図示のように、ジッタ・キャンセル装置Aは、内部同期信号ソース1と、 外部同期信号発生部3と、ジッタ検出部5とから構成されている。内部同期信号 ソース1は、本装置が組み込まれた別のシステムにおいて処理される映像信号か ら内部的に生成した内部同期信号を供給する回路であり、そしてこの生成した内 部同期信号を供給する出力を有している。外部同期信号発生部3は、上記の処理 対象の映像信号とは別個の外部の基準信号を受ける第1の入力を有し、また、ジ ッタ検出部5からの出力を受ける第2の入力も有し、そしてこの外部基準信号か ら処理対象の映像信号に対し用いる外部同期信号を発生して供給する出力を有し ている。ここで、外部基準信号としては、処理対象の映像信号と同じまたは異な ったタイプの映像信号、あるいはこれから得た信号を使用することができる。こ の外部基準信号から外部同期信号を発生する同期信号発生処理は、当該分野にお いては良く知られている。これら外部同期信号および内部同期信号をそれぞれ受 ける入力を有するジッタ検出部5は、それら同期信号間の時間差におけるジッタ を検出し、そしてこの検出した時間差ジッタを供給する出力を備えている。尚、 外部同期信号は、内部同期信号とは本来的に時間差を有するものであるため、こ の一定の時間差における揺れがジッタとなる。この時間差ジッタは、外部同期信 号発生部3にフィードバックされ、これを外部同期信号発生部3はその第2入力 で受ける。この入力を受けた外部同期信号発生部3は、受けた時間差ジッタに応 答して上記同期信号発生処理に対しその時間差ジッタが減少する方向に制御を行 う。尚、外部同期信号発生部3内のフィードバック先の回路位置は、時間差ジッ 夕を減少する方向への制御が可能なものであれば、任意の回路位置で良い。以上 のフィードバック動作が繰り返されることにより、最終的には、その時間差ジッ タは、キャンセルされる。

[0020]

次に、図2を参照して、図1のジッタ・キャンセル装置Aをより具体化した1 実施形態のジッタ・キャンセル装置Bについて説明する。尚、図2では、図1に 示した要素に対応する要素には、同じ参照番号に記号"B"を付している。図示 のように、ジッタ・キャンセル装置Bは、大きく分けて、イコライザ/レシーバ /デフォーマッタ1Bと、外部同期信号発生部3Bと、ジッタ検出部5Bとから 構成されている。詳細には、イコライザ/レシーバ/デフォーマッタ1Bは、映 像信号の1形態であるシリアル・デジタル信号SDIを受ける公知の回路であり 、これは、その出力に、内部水平ブランキング信号INT__HBKと、パラレル クロックP CLKとを発生する。一方、外部同期信号発生部 3 B は、外部基準 複合同期信号EXT_C_SYNCを受け、そして出力に外部水平ブランキング・ 信号EXT HBKと外部フレーム同期信号EXT FRMとを発生する。ここ で、外部基準複合同期信号は、当該分野で知られているように、水平ブランキン グ信号と垂直ブランキング信号とが組み合わさった信号である。ジッタ検出部5 Bは、内部水平ブランキング信号 INT_HBKと外部水平ブランキング信号 E XT HBKとをそれぞれ受ける2つの入力を備え、そしてその出力は、外部同 期信号発生部3Bに接続されている。

[0021]

より詳細には、外部同期信号発生部3Bは、図示のように、シンクセパレータ30と、遅延回路32と、タイミング整合回路34とから構成されている。シンクセパレータ30は、当該分野では公知の回路であって、受けた複合同期信号から、原始外部フレーム同期信号P_EXT_FRMと原始外部水平シンク信号P_EXT_SYNCを分離して、対応する出力にそれらを発生する。次の遅延回路32は、これら原始外部信号P_EXT_FRMおよびP_EXT_SYNCをそれぞれ受ける2つの入力と、ジッタ検出部5Bからの信号(例えば、後述の遅延選択信号)を受ける入力とを有し、そしてジッタ検出部5Bからのこの信号に依存した遅延量で各原始信号P_EXT_FRMおよびP_EXT_SYNCを遅延させ、そしてその結果を遅延外部フレーム同期信号D_EXT_FRMおよび遅延外部水平シンク信号D_EXT_SYNCとして2つの出力のうちの対

応する出力に発生する。これら遅延信号をそれぞれ受ける入力を有するタイミン グ整合回路34は、イコライザ/レシーバ/デフォーマッタ1Bからのパラレル クロックP CLKも受ける入力を有し、そして遅延外部信号D_EXT_FR MおよびD_EXT_SYNCを、パラレルクロックを使用することによって内 部水平ブランキング信号 INT_HBKとタイミング整合させ、その結果として 外部水平ブランキング信号EXT _ HBKと外部フレーム同期信号EXT__FR Mを形成する。ここでのタイミング整合は、本来的に、シンクセパレータ30に 供給する外部基準信号は、本来的に、イコライザ/レシーバ/デフォーマッタ1 Bが受けるシリアルデジタル信号とはタイミングがずれているため、このずれを 、パラレルクロック周期単位で揃えることである。尚、説明の都合上、本例では 、SDI信号は、フレーム周波数29.97Hz、水平周波数33.716kH z、垂直周波数59.94Hz、フレーム周波数29.97Hz(走査線数は1 125本で各走査線当たり2200ドット)の高品位テレビジョン信号(HDT V)のものとする。この場合、パラレルクロックは、74.1758MHzであ る。また、外部基準複合同期信号は、SDI信号とタイプまたはフォーマットが 同じもの、すなわち、水平周波数33.716kHz、垂直周波数59.94H z、フレーム周波数 2 9. 9 7 H z のものとする。上記のようにして発生された 外部水平ブランキング信号EXT HBKと外部フレーム同期信号EXT_FR Mは、例えば、ウェーブフォーム・モニタのような波形表示装置の波形表示ブロ ックへと、例えばトリガ信号として供給される。

[0022]

図3は、図2のタイミング整合回路34の1実施形態の詳細な回路を示す回路図である。このタイミング整合回路34は、2つの部分、すなわち、フレーム整合部340と水平シンク整合部342とから構成されている。詳細には、フレーム整合部340は、2つのフリップフロップF/F(X), F/F(Y)と、インバータINV1と、ANDゲート(AND1)と、ORゲート(OR1)と、2つのカウンタCOUNTER(X), COUNTER(Y)とから構成されている。

[0023]

図4も参照しながら説明すると、最初のF/F(X)は、データ入力端子(D) に信号D_EXT_FRM (図4(a)) を受け、クロック入力端子 (CLK) にクロックP CLK(図4(b))を受け、そしてQ端子に出力FFXO(図 4 (c)) を発生する。この出力FFXOは、"サンプル同期信号"とも呼ぶこ とができる。このF/F(X)は、クロックP_CLKの立ち上がりエッジでD EXT FRMの状態をサンプリングし、そしてこのサンプリングした状態を Q出力にFFXOとして発生する。次に、F/F (Y) は、D入力に出力FFX〇を受け、クロック入力にP_CLKを受け、そしてQ端子に出力FFY〇(図 4 (d)) を発生する。このF/F(Y)は、F/F(X)の出力FFXOを、 クロックP CLKの1クロック分遅延させるよう動作する。次のインバータ I NV1は、出力FFYOの状態を反転させた出力INV1O(図4(e))を発 生し、そして次にゲートAND1で、反転出力INV1Oと出力FFXOのAN D演算を行い、これによって出力G1O(図4(f))を発生する。この出力G 1Oは、ゲートOR1を介して2つのカウンタ(X), (Y)の双方のリセット 端子に供給される。したがって、ゲート出力G10は、リセット・パルスを構成 するものである。このリセット・パルスを受けるためゲートOR1の出力G3O に結合されたリセット端子(RESET)を有するカウンタ(X)は、クロック 端子にクロックP CLKを受け、そしてQ端子に、そのカウント結果として外 部水平ブランキング信号EXT HBK (図4 (g)) を発生する。すなわち、 カウンタ (X) は、リセットされてから1走査線中のドット数である2200を カウントしたときにハイの出力を発生する。さらに、このカウンタは、2200 のカウントを終了すると、0に戻りそしてこれから再びカウントを開始する。こ のようにして、次のリセット・パルスによってリセットされるまで、2200カ ウントする度にハイのパルスを発生し、これを繰り返すことによって水平ブラン キング信号を形成する。一方、カウンタ(Y)は、同じくゲートOR1の出力G 30に結合されたリセット端子(RESET)を有し、そしてクロック端子にク ロックP_CLKを受け、イネーブル端子(ENABLE)にカウンタ(X)の 出力である信号EXT__HBKを受け、そしてQ端子に、そのカウント結果とし て外部フレーム同期信号EXT__FRM(図4(h))を発生する。すなわち、

[0024]

このフレーム整合部340は、処理対象のSDI信号と外部基準同期信号とが、水平周波数が異なっていても同じフレーム周波数のものであれば機能する。例えば、双方の信号が、標準品位テレビジョン(SDTV)信号でしかもインタレース走査のタイプのものである場合、あるいは一方が標準品位テレビジョン信号で他方が高品位テレビジョン(HDTV)信号である場合等である。尚、標準品位テレビジョン信号と高品位テレビジョン信号とが、同じフレーム周波数を有している。

[0025]

これに対し、水平シンク整合部342は、SDI信号と外部基準同期信号とが 、フレーム周波数に加えて水平周波数も同じときに機能する回路である。すなわ ち、この水平シンク整合部342は、フレーム整合部340のF/F(X)、F /F(Y)、INV1、ゲートAND1の回路構成と同じであって、2つのフリ ップフロップF/F (M)、F/F (N)、インバータINV2、ANDゲート (AND2)とから構成されている。異なっている点は、信号D EXT_FR Mではなく信号D_EXT_SYNC、すなわちフレーム周期ではなく走査線周 期で第2のリセット・パルスをゲートAND2から出力G20(図4には図示せ ず)として供給することである。この第2リセット・パルスは、ゲートAND1 からのリセット・パルスとOR演算されてカウンタ(X)のみに供給される。こ のため、カウンタ(X)は、フレーム周期毎のリセット処理に加え、走査線周期 毎でもリセット処理を受けることにより、外部基準信号により正確にタイミング 整合した外部水平ブランキング信号EXT_HBKを発生することになる。した がって、フレーム整合部340は、処理対象のSDI信号と外部基準信号の水平 周波数が異なる場合には、不使用とする(例えば、F/F(M)をリセットした ままにすることにより行う)。尚、カウンタ(X)およびカウンタ(Y)のカウ

ント設定値は、処理対象のSDI信号と外部基準信号の各映像信号タイプにしたがって、例えばCPUからのカウンタ・プリセット値の変更により適宜変更することができる。

[0026]

ここで、図5を参照して、図3に示したようなタイミング整合回路部分(回路 34に相当)における従来の問題点について説明する。図2の外部同期信号発生 部3Bにおいては、従来、遅延回路32が設けられておらず、したがって原始外 部フレーム同期信号P_EXT_FRM (図5(a)) がタイミング整合回路へ直 接供給されていた。この場合、図5に示したように、フリップフロップ回路(図 3 OF / F (X) に相当) では、パラレルクロック P = C L K でこの信号 P = EXT FRMをサンプリングあるいはラッチを行うが、このフリップフロップで は、安定な動作のためには、ある一定の長さのセットアップ時間を必要としてい る。しかし、外部基準信号とパラレルクロックの位相関係は、伝送路(機器やケ ーブル等)の遅延時間により変化するため、そのようなセットアップ時間を常に 確保することができない。また、信号P_EXT_FRMは、図5は、真っ直ぐ 立ち上がるきれいな波形として描いているが、実際には、もっともなだらかに立 ち上がる場合が多い。このような理由から、"不安定領域"として示したセット アップ時間未満の時点 "X1"でラッチが生じた場合、そのときの信号P_EX T FRMの実際の状態に依存して、ハイにラッチした波形(図5(c))とな ったり、あるいはローのままで次のパラレルクロックの立ち上がり時である時点 "X2"でハイにラッチした波形(図5(d))となったりすることが起きてし まう。この結果、パラレルクロック1クロック分のジッタが生ずる。このジッタ は、図4の波形図では、図4(c)で生じ、そしてこのジッタが、図4のその後 の(d)から(h)までのすべての波形にもジッタを生じさせてしまう。また、 このようなジッタは、SDI信号の波形表示においても現れてしまうことになる 。このようなジッタは、本実施形態では、ジッタ検出回路5Bおよび遅延回路3 2を使用することによってキャンセルすることができる。

[0027]

次に、図6および図7を参照して、ジッタ検出回路5Bの1実施形態の詳細回

路について説明する。図6に示したジッタ検出回路5Bは、図示のように、位相 差カウンタ50と、レジスタA(52)と、レジスタB(54)と、一致回路5 6とカウンタ58とから構成されている。詳細には、位相差カウンタ50は、位 相差検出対象の信号INT HBK(図7(a))と信号EXT HBK(図7(b))とを2つの入力にそれぞれ受け、そしてクロック入力にパラレルクロック P__CLK(図7(c))を受け、そして信号INT__HBKから信号EXT__ HBKまでのクロックP_CLKの数をカウントし、そしてそのカウント結果(図7(a)の上に示す)を位相差データとして出力に発生する。本例では、カウン タ出力は、14ビット構成である。次のレジスタAは、位相差カウンタ50から の位相差データを受ける入力を有し、また、イネーブル端子に信号 EXT HB Kを受け、そしてまたクロック端子にクロックP_CLKを受け、そしてトリガ 信号がハイのときでかつパラレルクロックの立ち上がり時に、位相差カウンタ5 0から位相差データを取り込むと同時に、直前の位相差データを出力に供給する 。また、取り込んだ位相差データは、別の出力に、位相差データa0~a13(図7 (d)) として並列で出力する。同様に、レジスタBも、レジスタAと同様 であるが(尚、レジスタBでは、後続のレジスタはない)、ただし、レジスタB は、レジスタAからの位相差データを受け、そしてこれらは、位相差データb0 ~ b 1 3 (図 7 (e))として並列で出力する。次の一致回路 5 6 は、レジスタ Aからの位相差データa0~a13とレジスタBからの位相差データb0~b1 3とをそれぞれ受ける2つの入力とを有し、そしてそれらの一致不一致を判定し 、そして不一致の場合にジッタ・パルスJTP(図7(f))を出力に発生する 。ジッタ・パルスは、信号INT__HBKがハイの間に開始するパラレルクロッ クの1クロック周期の間ハイとなるパルスである。このジッタ・パルスJTPを 受ける入力を有するカウンタ58は、このジッタ・パルスの数をカウントし、そ してそのカウント結果を遅延選択信号DSとして出力に発生する。遅延選択信号 DSは、カウントの大きさに比例した遅延量を選択するための信号である。した がって、ジッタ検出回路5Bでは、水平ブランキング期間に実質上相当する一定 期間毎に、不一致の有無を検出し、そして不一致が検出される限りカウント値の 増大を通して遅延量を増大させて行き、そして不一致がそれ以上検出されなくな

ると、そのときの遅延量にとどまる。尚、カウンタ58は、本実施形態では、アップ・カウンタであって、その最大カウントに達するとゼロに戻り、そして再びアップ・カウント動作を開始する。

[0028]

次に、図8および図9を参照して、図6の一致回路56の1実施形態の詳細回 路について説明する。尚、図9は、図7の波形図の一部の期間をより詳細に示し たものである。図8に示したように、一致回路56は、3つの部分、すなわち、 一致検出タイミング発生部560と、不一致状態検出部562と、不一致信号発 生部564とから構成されている。まず、一致検出タイミング発生部560は、 2つのフリップフロップF/F (I)、F/F (K) とIつのORゲート(OR3)とから成っている。2つのF/F(J)およびF/F(K)は、クロック端 子にクロックP_CLKを受け、そしてF/F(J)がデータ入力端子に受けた 内部水平ブランキング信号 I N T __ H B K (図 9 (a)) を、パラレルクロックの 1クロック分ずつ遅延させることにより、各Q端子に、それぞれ信号 I N T _ H BK_1 (図9(b))と信号INT_HBK_2 (図9 (c))とを発生する。 これら2つの信号 I N T __ H B K __ 1 および I N T __ H B K __ 2 を受けるゲート OR3は、それらのOR演算をすることによって、パラレルクロック2クロック 分の間ハイとなる出力OR3Oを発生し、これが、一致検出タイミングを定める 。これは、図7の波形例では、水平期間②における位相差データ"2"と、水平 期間③における位相差データ"3"との一致検出タイミングは、水平期間③の I NT HBKの直後のパラレルクロック2クロック分の期間となる。

[0029]

不一致状態検出部562は、14個の排他的論理和ゲートEX-OR0~13と、1つのORゲート(OR2)とから成っている。ゲートEX-OR0~13は、図6のレジスタAからの14ビット位相差データa0~a13とレジスタBからの14ビット位相差データb0~b13を受けるが、各ゲートは、ビットa0とb0、a1とb1のように各データの対応するビットを受けるように接続している。これにより、各ゲートEX-ORは、両入力ビットが不一致のときのみ出力がハイとなる。これらゲートEX-OR出力を複数の入力に受けるゲートO

R2は、それらのOR演算をすることにより、ゲートEX-OR0~13の少な くとも1つの出力がハイのとき、すなわち隣接する水平期間における位相差デー タが不一致のときにハイとなる不一致状態出力MSO(図9(e))を発生する 。次の不一致信号発生部564は、1つのフリップフロップF/F(L)から成 り、そしてこのF/Fは、データ入力に不一致状態出力MSOを受け、クロック 端子にクロックP__CLKを受け、イネーブル端子(ENA)に出力OR3Oを 受け、そしてリセット端子にINT_HBK_2を受けるように接続している。 これにより、F/F(L)は、各INT_HBK直後の例えば時点t1からt5 までの間、出力OR3〇によりイネーブルされ、そしてそのイネーブルされた期 間中の最初のクロックP CLKの立ち上がりエッジにより不一致状態出力MS 〇をラッチしてQ端子に発生する。その後、リセット端子の信号INT_HBK - 2がハイの間におけるクロックP CLKの立ち上がりエッジ、すなわち時点 t4で、F/F(L)はリセットされる。これにより、不一致状態出力MSOが ハイのとき、不一致状態であることを示すとき、各水平期間毎に、クロック P__ CLKの1クロック分の間ハイとなるジッタ・パルスJTP1、JTP2等を発 生する。尚、不一致状態出力MSOがローの間は、F/F(L)の出力からは、 ジッタ・パルスは発生されない。

[0030]

再び図7に戻ると、レジスタAとレジスタBの位相差データが互いに異なる状態が続く限り、すなわち、水平期間①と②の位相差データが"3"と"2"とが異なり、水平期間②と③の位相差データが"2"と"3"で異なり、水平期間③と④の位相差データが"3"と"2"で異なり、水平期間④と⑤の位相差データ"2"と"3"で異なりと、隣接する水平期間で位相差が揺れ続ける限り、上記の不一致状態出力MSOがハイであり続け、この結果として、各水平期間毎にジッタ・パルスJPT1,JPT2,JPT3(図7(f))が発生される。一致回路56からのそれらジッタ・パルスを受ける図6のカウンタ58は、そのジッタ・パルスをカウントしてその結果(図7(g))を遅延選択信号DSとして出力する。以上のようにして、ジッタ検出回路5Bは、信号INT_HBKと信号EXT_HBK間の時間差におけるジッタから、ジッタが検出され続ける限り、

遅延量を増大させ続ける遅延選択信号DSを形成する。

[0031]

次に、図10および図11を参照して、図2の遅延回路32の1実施形態の詳細回路について説明する。図10に示したように、遅延回路32は、ディレイライン回路320と、フリップフロップF/F(U)とから構成されている。すなわち、ディレイライン回路320は、図2のシンクセパレータ30からの信号P_EXT_SYNCを受ける入力を有し、またジッタ検出回路5Bからの遅延選択信号DSを受ける入力を有し、そして受けた信号P_EXT_SYNCを信号DSが指定する遅延量だけ遅延させて、その結果の遅延信号D_EXT_SYNCを出力に発生する。F/F(U)は、この遅延外部水平シンク信号D_EXT_SYNCをクロック端子に受け、そしてデータ端子にシンクセパレータ30からの信号P_EXT_FRMを受けるように接続している。この構成により、F/F(U)は、ディレイライン回路320での遅延量と同じ遅延量を、信号P_EXT_FRMに与えることができ、そしてその結果の遅延外部フレーム同期信号D_EXT_FRMをそのQ端子に発生する。この図10の構成の採用により、所要の遅延を、より少ないディレイラインで実現することができる。

[0032]

図11は、図10のディレイライン回路320の1実施形態の詳細回路を示している。図示のように、このディレイライン回路320は、複数、例えば9個の遅延素子DE1~9の直列接続したものと、マルチプレクサ3200とから構成されている。すなわち、遅延素子の直列接続の入力端は、原始外部水平シンク信号P_EXT_SYNCを受けるように接続している。一方、マルチプレクサ3200は、各遅延素子DE1~9の出力にそれぞれ接続した入力1~9を有し、また、入力端の信号P_EXT_SYNCを受けるように接続した入力10も有しいる。さらに、マルチプレクサ3200は、遅延選択信号DSを受ける制御入力も有し、これによって、遅延選択信号DSに応答して入力1~10のいずれか1つを出力に接続することにより、遅延外部水平シンク信号D_EXT_SYNCを形成する。ここで、遅延選択信号が指定する遅延量が増加するとき、マルチプレクサの出力に接続する入力は、入力10から入力1の方向にシフトする。そ

して遅延量が最大である入力1の後は、再び遅延量ゼロの入力10が選択される。

[0033]

次に、図12を参照して、遅延回路32の動作を説明すると、最初は、遅延量 ゼロの信号、すなわち原始外部水平シンク信号に等しい遅延外部信号D_EXT SYNC0(図12(a))が選択されるように設定されている。この状態で 、パラレルクロックとの位相関係が図示のような関係にあるとき、すなわち、原 始外部水平シンク信号の立ち上がりエッジとパラレルクロックの立ち上がりエッ ジとの時間差が、図3のF/F(X)のセットアップ時間未満の図示のような位 置にあるとする。このとき、図5で説明したように、安定なサンプリング動作が 期待できないため、ジッタ検出回路5Bからジッタ・パルスが発生されることに なる。このジッタ・パルスを1つ受けると、このとき、遅延回路32は、1つの 単位遅延量の遅延を発生すること、すなわち、マルチプレクサの入力10から入 カ9への切り替えを行うことにより、少し遅れた遅延信号D__EXT__SYNC 1 (図12 (c)) を発生する。しかし、依然としてセットアップ時間未満であ るため、さらにジッタ・パルスが1つ発生され、これにより、遅延回路32は、 さらに1つの単位遅延量の遅延を追加、すなわち、入力9から入力8への切り換 えを行って、さらに遅れた遅延信号D_EXT_SYNC2(図12(d))を 発生する。このようにして、順番に遅延量を増加させていき、そして時点Aより 後で立ち上がる遅延信号D EXT SYNC6で十分なセットアップ時間が確 保され、したがってこれ以降は、同じ条件の下では、ジッタ・パルスが発生する ことはない。ここで、遅延回路32での最大遅延は、パラレルクロックの1周期 未満、すなわち時点B近くまでの遅延を実現できれば足りる。尚、基準信号の品 位等によっては、時点C付近まで遅延させて初めて動作が安定する場合もあり、 したがって図示のセットアップ時間は、単なる例示に過ぎないものである。

[0034]

以上の詳細に説明した本発明の実施形態においては、種々の変更が可能である。第1に、上記実施形態では、水平期間単位でジッタの検出および低減の処理を 行っているが、水平期間単位以外の所定期間毎、例えばフレーム期間単位でその ような処理を実行するようにもできる。第2に、上記実施形態では、HDTV信号に関して説明したが、本発明は、SDTV信号について同様に適用することができ、また、インタレースおよびノンインタレース走査タイプのものにも同様に適用することができる。第3に、外部基準信号は、上記のように、処理対象の映像信号とは異なったタイプのものを使用することも可能である。第4に、外部同期信号発生部3へのジッタ検出回路5Bからのフィードバック位置は、同様の機能を実現できる限り、その他の任意の位置に変更することもできる。また、遅延回路32が提供する遅延の分解能は、必要に応じて変更しても良い。また、この遅延回路の構成は、ディレイラインではなくフリップフロップを使用する回路等のその他のタイプの回路とすることもできる。第7に、上記実施形態では、ジッタ検出対象の信号として同期信号について説明したが、映像信号に関するその他の任意のトリガ信号についても適用することができる。最後に、上記実施形態では、映像信号処理装置として、ウェーブフォーム・モニタのような波形表示装置について言及したが、その他の映像信号処理装置(例えばスイッチャー)にも本発明を使用することが可能である。

[0035]

【発明の効果】

以上に述べた本発明によれば、ジッタ・キャンセル処理により、内部同期信号と外部同期信号との切り替え使用時においても、映像信号全体の位相ずれをなくすことができるようになる。また、種々の映像信号を、スタジオ等での基準信号に厳密に整合させることできるようになり、これにより制作、編集された結果の映像信号の品質を向上させることができる。さらに、同期用の基準信号の品位がスタジオ毎に異なっても、ジッタ・キャンセル処理により位相ずれのない映像信号の制作、編集が可能となる。またさらに、タイミング整合回路の性能(特にセットアップ時間の長短、変動)による影響を低減することもできる。

【図面の簡単な説明】

【図1】

図 1 は、本発明の 1 実施形態のジッタ・キャンセル装置 A を示すブロック図。

【図2】

図2は、図1のジッタ・キャンセル装置Aをより具体化した1実施形態のジッタ・キャンセル装置Bを示すブロック図。

【図3】

図3は、図2のタイミング整合回路の1実施形態の詳細な回路を示す回路図。

【図4】

図4は、図3の回路の各部の波形を示すタイミング図。

【図5】

図5は、図3に示したようなタイミング整合回路部分における従来の問題点を 説明するためのタイミング図。

【図6】

図6は、図2のジッタ検出回路の1実施形態の詳細回路を示すブロック図。

【図7】

図7は、図6の回路の各部の波形、データ等を示すタイミング図。

【図8】

図8は、図6の一致回路の1実施形態の詳細回路を示す回路図。

【図9】

図9は、図8の回路の各部の波形を示すタイミング図。

【図10】

図10は、図2の遅延回路の1実施形態の回路を詳細に示すブロック図。

【図11】

図11は、図10のディレイライン回路の1実施形態の回路を詳細に示す回路 図。


【図12】


図12は、図10の遅延回路の動作を説明するためのタイミング図。


【符号の説明】


- 1 内部同期信号ソース
- 1B イコライザ/レシーバ/デフォーマッタ
- 3 外部同期信号発生部


- 3 B 外部同期信号発生部
- 5 ジッタ検出部
- 5 B ジッタ検出部
- 30 シンクセパレータ
- 32 遅延回路
- 34 タイミング整合回路
- 50 位相差カウンタ
- 52 レジスタA
- 54 レジスタB
- 56 一致回路
- 58 カウンタ
- 3 4 0 フレーム整合部
- 342 水平シンク整合部
- 560 一致検出タイミング発生部
- 562 不一致状態検出部
- 5 6 4 不一致信号発生部















【図6】












【図10】







【書類名】 要約書

【要約】

【課題】 本発明の目的は、映像信号におけるジッタをキャンセルするためのジッタ・キャンセル装置を提供する

【解決手段】 ジッタ・キャンセル装置Aは、基準となる内部同期信号とこれとは異なる外部同期信号を用いての映像信号の処理のため、外部同期信号発生部3により外部基準信号から外部同期信号を発生する。ジッタ検出部5は、内部同期信号と外部同期信号との間の時間差におけるジッタである時間差ジッタを検出する。外部同期信号発生部3は、検出された時間差ジッタに応答して、外部同期信号発生動作を制御することにより、時間差ジッタを減少させるよう動作する。

【選択図】 図1

特願2003-041273

出願人履歴情報

識別番号

[000115603]

1. 変更年月日

1990年 8月17日

[変更理由]

新規登録

住 所

神奈川県横浜市港北区綱島東2丁目6番33号

氏 名 リーダー電子株式会社